采用PLL設(shè)計(jì)的工程需要注意以下問(wèn)題

為了滿足專用集成電路設(shè)計(jì)中的時(shí)序要求，許多工程師采用了鎖相環(huán)鎖相環(huán)具有一些理想的特性，包括時(shí)鐘倍增能力、時(shí)鐘占空比校正能力和時(shí)鐘分配延遲消除能力。這些特性使設(shè)計(jì)人員能夠使用廉價(jià)的低頻晶體作為片外時(shí)鐘源，然后執(zhí)行片內(nèi)倍頻以產(chǎn)生任何值的高頻內(nèi)部時(shí)鐘信號(hào)。它們還使設(shè)計(jì)人員能夠通過(guò)將建立保持時(shí)間窗口與芯片時(shí)鐘脈沖源的邊沿對(duì)齊來(lái)控制這些窗口和芯片接口的時(shí)鐘輸出延遲。

雖然它在結(jié)構(gòu)和功能上看起來(lái)很簡(jiǎn)單，但鎖相環(huán)充滿了各種隱藏的復(fù)雜性，這甚至可能給最好的設(shè)計(jì)師帶來(lái)麻煩。由于核心薄氧化物器件閾值以上的峰值電源電壓儲(chǔ)備相對(duì)有限，集成電路技術(shù)中鎖相環(huán)的設(shè)計(jì)變得越來(lái)越困難。這些器件通常需要滿足目標(biāo)工作頻率并保持電源電壓的靈活性。然而，峰值電源電壓儲(chǔ)備的減少將對(duì)鎖相環(huán)的噪聲特性產(chǎn)生不利影響。

結(jié)構(gòu)和操作

要真正了解鎖相環(huán)內(nèi)部的性能問(wèn)題，首先必須了解其結(jié)構(gòu)和工作原理鎖相環(huán)的高級(jí)結(jié)構(gòu)似乎很簡(jiǎn)單。它由鑒相器、電荷泵、環(huán)路濾波器和壓控振蕩器組成鎖相環(huán)電路啟動(dòng)后將立即進(jìn)入“解鎖”狀態(tài)，因?yàn)閴嚎卣袷幤鞯姆诸l輸出頻率與參考頻率無(wú)關(guān)。

然而，環(huán)路中的負(fù)反饋通過(guò)匯集周期參考輸入和VCO分離輸出時(shí)鐘脈沖上升沿之間的相位誤差來(lái)調(diào)整VCO輸出頻率積分相位誤差使壓控振蕩器的分離輸出頻率接近參考頻率當(dāng)鎖相環(huán)達(dá)到“鎖定”狀態(tài)時(shí)，鑒相器檢測(cè)到的相位誤差接近于零，因?yàn)閴嚎卣袷幤鞯姆蛛x輸出頻率和相位與參考頻率和相位一致。由于鑒相器僅與壓控振蕩器分離輸出進(jìn)行比較，鎖相環(huán)輸出頻率將比參考和反饋輸入頻率高n倍，從而使鎖相環(huán)能夠完成倍頻。

此外，如果將時(shí)鐘分配添加到反饋路徑，鎖相環(huán)將使分配時(shí)鐘信號(hào)與參考信號(hào)對(duì)齊，以有效消除時(shí)鐘分配延遲。

鎖相環(huán)內(nèi)部的功能模塊可以由可變數(shù)量的模擬和數(shù)字電路組成，即使在全數(shù)字電路的極端情況下也是如此然而，無(wú)論是由數(shù)字電路還是模擬電路組成，鎖相環(huán)都執(zhí)行模擬功能，例如時(shí)鐘信號(hào)相位產(chǎn)生和校準(zhǔn)。像模擬功能塊一樣，它們?cè)诋?dāng)今的專用集成電路惡劣的混合信號(hào)環(huán)境(如噪聲)中也面臨著常見(jiàn)且不可避免的模擬技術(shù)問(wèn)題。如果鎖相環(huán)不能很好地響應(yīng)噪聲，將導(dǎo)致輸出時(shí)鐘偏離理想值一個(gè)時(shí)間偏移。

輸出時(shí)鐘相位的這些時(shí)移偏移通常稱為抖動(dòng)抖動(dòng)會(huì)導(dǎo)致建立時(shí)間中斷，從而對(duì)內(nèi)部時(shí)序路徑產(chǎn)生災(zāi)難性影響，還會(huì)導(dǎo)致建立保持時(shí)間中斷，從而導(dǎo)致數(shù)據(jù)傳輸錯(cuò)誤，從而影響片外接口。同時(shí)，其他性能問(wèn)題(如不穩(wěn)定性、頻率范圍不當(dāng)、鎖定問(wèn)題和靜態(tài)相位偏移)也會(huì)影響鎖相環(huán)的設(shè)計(jì)。輸出抖動(dòng)是鎖相環(huán)設(shè)計(jì)中最重要的問(wèn)題之一，也是最難解決的問(wèn)題之一。

片內(nèi)和片外信號(hào)源產(chǎn)生的電源和基板噪聲高度依賴于數(shù)據(jù)，可能包含大量頻率成分，包括低頻。襯底噪聲通常沒(méi)有大量低頻成分，如電源噪聲，因?yàn)橐r底和電源之間沒(méi)有顯著的DC下降。在最壞情況下，鎖相環(huán)的電源噪聲水平分別為標(biāo)稱電源電壓的10%和5%。[/小時(shí)/]襯底噪聲的實(shí)際水平取決于集成電路生產(chǎn)過(guò)程中使用的襯底的性質(zhì)為了降低閂鎖的風(fēng)險(xiǎn)，許多集成電路生產(chǎn)工藝在相同的重?fù)诫s襯底上使用輕摻雜外延。這些襯底通常在芯片上執(zhí)行長(zhǎng)距離襯底噪聲傳輸，這使得噪聲在穿過(guò)保護(hù)環(huán)和附加襯底抽頭時(shí)難以消除。

電源和襯底噪聲通過(guò)在壓控振蕩器輸出中引起頻移來(lái)影響鎖相環(huán)，這會(huì)導(dǎo)致多個(gè)相移周期的累積，直到噪聲脈沖下降。在沒(méi)有影響的情況下，鎖相環(huán)可以按照環(huán)路帶寬定義的速率校正頻率誤差由于相位誤差會(huì)累積多個(gè)周期，最壞情況下的輸出抖動(dòng)通常由低頻方波噪聲信號(hào)引起。如果鎖相環(huán)阻尼不足，環(huán)路帶寬附近的噪聲甚至?xí)苊黠@此外，鎖相環(huán)在接近環(huán)路帶寬的頻率上放大參考輸入抖動(dòng)，尤其是在欠阻尼時(shí)。

輸出抖動(dòng)類型

輸出抖動(dòng)可以通過(guò)幾種方式測(cè)量——相對(duì)于絕對(duì)時(shí)間、相對(duì)于其他信號(hào)或相對(duì)于輸出時(shí)鐘本身第一種方法測(cè)量的抖動(dòng)通常稱為絕對(duì)抖動(dòng)或長(zhǎng)期抖動(dòng)。第二種方法測(cè)量的抖動(dòng)稱為跟蹤抖動(dòng)或輸入輸出抖動(dòng)(此時(shí)其他信號(hào)指參考信號(hào))。如果參考信號(hào)是完全周期性的(因此沒(méi)有抖動(dòng))，輸出信號(hào)的絕對(duì)抖動(dòng)和跟蹤抖動(dòng)是等效的。第三種方法測(cè)量的抖動(dòng)(相對(duì)于輸出時(shí)鐘)通常稱為周期性(或周期間)抖動(dòng)在單個(gè)時(shí)鐘周期(或幾個(gè)時(shí)鐘周期)中，周期間抖動(dòng)可以測(cè)量為時(shí)移偏差(稱為周期間抖動(dòng))。

輸出抖動(dòng)可用均方根或峰峰值表示。均方根抖動(dòng)僅適用于那些降級(jí)較小的應(yīng)用，這些應(yīng)用表現(xiàn)為少量邊沿具有遠(yuǎn)遠(yuǎn)超出均方根規(guī)格的較大時(shí)移這種應(yīng)用可以包括視頻和音頻信號(hào)生成峰峰值抖動(dòng)僅對(duì)于不能容忍時(shí)間偏移超過(guò)某些絕對(duì)值的任何邊沿的應(yīng)用有意義峰峰值抖動(dòng)規(guī)格通常是數(shù)字系統(tǒng)中唯一可用于同步抖動(dòng)的規(guī)格，因?yàn)榇蠖鄶?shù)建立或保持時(shí)間故障對(duì)芯片操作都是災(zāi)難性的。

特定抖動(dòng)測(cè)量方法的重要性還取決于鎖相環(huán)的應(yīng)用一般而言，周期間抖動(dòng)在所有鎖相環(huán)應(yīng)用中都很重要在鎖相環(huán)輸出時(shí)鐘用于驅(qū)動(dòng)或采樣輸入到另一時(shí)鐘域或從另一時(shí)鐘域輸出的數(shù)據(jù)的應(yīng)用中，跟蹤抖動(dòng)非常重要(接口應(yīng)用就是一個(gè)例子)在涉及時(shí)鐘加倍的應(yīng)用中，長(zhǎng)期抖動(dòng)有時(shí)很重要。

由電源和襯底噪聲產(chǎn)生的鎖相環(huán)跟蹤抖動(dòng)可能比周期間抖動(dòng)大幾倍，因?yàn)殒i相環(huán)中的相位誤差會(huì)在多個(gè)周期內(nèi)累積然而，片內(nèi)時(shí)鐘分配網(wǎng)絡(luò)通常對(duì)電源和襯底噪聲的抑制較差，會(huì)產(chǎn)生額外的噪聲。因此，對(duì)于設(shè)計(jì)良好的鎖相環(huán)來(lái)說(shuō)，可見(jiàn)差異可能小于2倍。

倍頻鎖相環(huán)中的周期間抖動(dòng)也可能由于每個(gè)參考周期的前一個(gè)或兩個(gè)輸出周期內(nèi)的周期性干擾而增加，這些干擾是由鑒相器的系統(tǒng)誤差引起的。

抖動(dòng)的精確測(cè)量可能非常復(fù)雜我們知道鎖相環(huán)必須在噪聲混合信號(hào)環(huán)境下工作因此，在相同的噪聲環(huán)境中測(cè)量它是非常重要的。在安靜和低噪聲環(huán)境中測(cè)量鎖相環(huán)會(huì)產(chǎn)生樂(lè)觀和誤導(dǎo)的抖動(dòng)結(jié)果。同樣，當(dāng)鎖相環(huán)的模擬電源中加入人工噪聲時(shí)，必須注意捕捉最差情況下的噪聲頻率內(nèi)容。對(duì)于長(zhǎng)期抖動(dòng)和跟蹤抖動(dòng)，這種最壞情況的噪聲信號(hào)是等于或低于環(huán)路帶寬頻率(通常比最小鎖相環(huán)工作頻率低20倍)的方波對(duì)于周期間抖動(dòng)，最壞情況下的噪聲信號(hào)是方波，其邊沿轉(zhuǎn)換時(shí)間小于鎖相環(huán)輸出時(shí)鐘周期，頻率低于參考頻率噪聲信號(hào)的頻率可能高于環(huán)路帶寬。

圖中顯示了電路板設(shè)置和可選芯片設(shè)置，它們表征了附加噪聲的鎖相環(huán)外部脈沖發(fā)生器將低頻方波噪聲耦合到AVDD(正模擬鎖相環(huán)電源)進(jìn)行電源噪聲測(cè)試，或者同時(shí)耦合到AVDD和AVSS(負(fù)模擬鎖相環(huán)電源)進(jìn)行襯底噪聲測(cè)試。將噪聲(其電平基于控制襯底電位的VSS)同時(shí)添加到AVDD和AVSS相當(dāng)于僅將噪聲添加到襯底只要鎖相環(huán)電源可用，就可以通過(guò)處理電路板(包括生產(chǎn)電路板)來(lái)增加這些功能。

噪聲特性

電源噪聲耦合網(wǎng)絡(luò)中只能使用表面貼裝元件在抖動(dòng)測(cè)量之前，應(yīng)對(duì)電源上的噪聲進(jìn)行表征。雖然鎖相環(huán)會(huì)給電源增加額外的高頻噪聲，但這種額外的噪聲應(yīng)該忽略，因?yàn)樗c鎖相環(huán)的輸出有關(guān)。

周期間抖動(dòng)可以通過(guò)用鎖相環(huán)輸出觸發(fā)示波器，并在一個(gè)周期后的下一個(gè)均勻邊沿期間觀察運(yùn)動(dòng)來(lái)測(cè)量。跟蹤抖動(dòng)和長(zhǎng)期抖動(dòng)可以通過(guò)用鎖相環(huán)參考輸入觸發(fā)示波器并觀察第一個(gè)鎖相環(huán)輸出邊沿期間的移動(dòng)來(lái)測(cè)量當(dāng)參考輸入和鎖相環(huán)輸出信號(hào)由同一示波器片外驅(qū)動(dòng)時(shí)，可以消除與鎖相環(huán)無(wú)關(guān)的時(shí)鐘輸出路徑上的干擾抖動(dòng)。

上述兩次測(cè)量應(yīng)使用噪聲相對(duì)較低的參考時(shí)鐘。